Phase-Locked Loop

释义 Definition

锁相环（PLL）：一种反馈控制电路/系统，用来使本地振荡器的相位（通常也包括频率）与参考信号保持同步。常用于频率合成、时钟恢复、载波同步与通信系统。

发音 Pronunciation (IPA)

/ˈfeɪz lɑkt luːp/

例句 Examples

The radio uses a phase-locked loop to tune the station accurately.
收音机使用锁相环来精确调谐电台频率。

In modern digital communications, a phase-locked loop helps the receiver recover a stable clock from a noisy signal so data can be sampled correctly.
在现代数字通信中，锁相环能帮助接收机从含噪信号中恢复稳定时钟，从而正确采样数据。

词源 Etymology

phase-locked 由 phase（相位）+ locked（锁定、保持一致）构成，强调“相位被锁住/锁定”；loop 指“环路”，对应控制系统里的反馈回路。合起来就是“通过反馈环路把相位锁定”的系统。该术语在20世纪中期随雷达与通信工程的发展而普及。

相关词 Related Words

• Oscillator
• Feedback
• Synchronization
• Frequency
• Phase
• Demodulation
• Clock
• Control

文学与著作中的用例 Literary / Notable Works

• R. E. Best, Phase-Locked Loops: Design, Simulation, and Applications（锁相环经典教材）
• Floyd M. Gardner, Phaselock Techniques（锁相技术权威著作）
• Paul Horowitz & Winfield Hill, The Art of Electronics（常在相关章节讨论PLL及其应用）
• IEEE 期刊与会议论文（如 IEEE Transactions on Communications、IEEE Journal of Solid-State Circuits 中大量出现“phase-locked loop/PLL”术语）